고대역폭 메모리
HBM의 대역폭과 용량을 구별하고 적층·접합·패키지 연결을 각각 설명한다.
오늘 배울 것
HBM의 대역폭과 용량을 구별하고 적층·접합·패키지 연결을 각각 설명한다. 이 개념이 어느 공정에 쓰이고, 어떤 기업의 제품과 연결되는지 함께 살펴봅니다.
30초 핵심 설명
HBM은 여러 DRAM 다이를 쌓고 많은 데이터 통로로 연결하는 메모리입니다. GPU 같은 연산 칩 가까이 배치해 한 번에 많은 데이터를 주고받도록 설계하며, 데이터가 도착하기를 기다리는 부담을 줄이는 데 쓰입니다.
쉬운 비유로 이해하기
큰 창고를 가까이 두고 넓은 출입문을 여러 개 만든 것과 비슷합니다. 창고 크기는 용량, 초당 옮길 수 있는 짐의 양은 대역폭입니다.
비유의 한계 · HBM이 연산을 대신하지는 않습니다. 프로그램이 실제로 메모리 전송 때문에 느린지에 따라 성능 개선 폭은 달라집니다.
공정을 단계별로 살펴보기
- DRAM 다이 준비 · 데이터를 저장할 DRAM 다이와 연결 구조를 만듭니다. 조립 전에 쓸 수 있는 다이를 검사해 골라야 합니다.
- TSV로 수직 통로 · 각 다이의 실리콘을 관통하는 전기 통로를 준비합니다. TSV는 칩 안의 배선이며 접착제가 아닙니다.
- 다이 적층과 본딩 · 다이를 정렬해 쌓고 접점을 이어 붙입니다. 범프 접합과 보호 재료 등 구체적 방식은 제품과 제조사에 따라 다릅니다.
- 연산 칩 옆에 연결 · 대표적인 2.5D 구조에서는 인터포저가 HBM과 GPU 사이의 신호를 연결합니다. 이 수평 연결은 HBM 내부의 TSV와 역할이 다릅니다.
- 열과 동작 확인 · 적층 전체의 동작과 열 방출을 검증합니다. 높이만 늘리는 것으로 충분하지 않아 조립 수율과 냉각도 중요합니다.
원리를 차근차근 이해하기
용량·대역폭·지연은 서로 다른 질문이다
고대역폭 메모리는 여러 디램 다이를 수직으로 쌓고 넓은 데이터 인터페이스를 통해 연산 칩에 데이터를 공급하는 메모리입니다. 디램이라는 저장 원리는 유지하면서 적층과 연결 구조를 바꾸어 작은 주변 면적에 많은 저장 공간과 데이터 통로를 마련합니다. 여기서 용량은 한 번에 보관할 수 있는 데이터의 총량이고, 대역폭은 일정 시간에 이동할 수 있는 데이터량입니다. 지연은 특정 데이터를 요청한 뒤 받기까지 걸리는 시간입니다. 창고가 크고 여러 출입문이 있다고 해서 각각의 짐을 꺼내는 첫 응답까지 반드시 같은 비율로 빨라지는 것은 아니므로 세 지표를 구분해야 합니다.
넓은 인터페이스의 핵심은 많은 데이터 비트가 병렬로 이동할 수 있다는 점입니다. 이론적인 최대 대역폭은 데이터 통로의 폭에 각 통로의 초당 전송률을 곱해 구합니다. 비트로 계산한 값을 바이트로 바꾸려면 8로 나눕니다. 여러 스택이 각각 독립적으로 연결된 시스템에서는 각 스택의 이론 대역폭을 합산할 수 있지만 연산 칩의 메모리 제어기와 실제 접근 방식이 그 합계를 활용할 수 있어야 합니다. 제품의 핀당 전송률이 이미 초당 비트 수로 표시되어 있다면 양쪽 신호 에지를 쓴다는 이유로 다시 두 배를 곱하면 안 됩니다.
층수를 늘리면 일반적으로 한 스택에 넣는 저장 다이와 용량을 늘릴 수 있지만 외부 데이터 통로의 폭이나 핀당 속도가 자동으로 같은 비율로 증가하지는 않습니다. 내부 채널 구성과 다이의 저장 밀도, 인터페이스 규격을 별도로 확인해야 합니다. 또한 메모리가 더 많은 데이터를 공급해도 프로그램의 제한이 연산 능력이나 다른 통신에 있다면 전체 실행 시간은 기대만큼 줄지 않을 수 있습니다. 따라서 제품 비교표에서 대역폭과 용량, 스택 수, 소비전력, 실제 작업 성능을 분리해 읽는 것이 출발점입니다. 세대 이름 하나가 이 모든 정보를 대신하지는 않습니다.
한 스택의 안과 바깥을 따라 데이터 경로 읽기
스택 내부의 실리콘 관통 전극은 다이의 두께 방향을 통과하는 전기 통로입니다. 다이 표면의 접점과 본딩은 이 통로를 다음 층에 이어 줍니다. 밑부분의 베이스 다이는 제품 구조에 따라 외부 인터페이스와 제어 관련 기능을 맡을 수 있습니다. 저장 용량을 말하는 디램 층수와 전체 물리적 구성 요소의 개수를 혼동하지 않아야 합니다. 단면도에서는 저장 셀, 수직 전극, 다이 사이 접합면, 아래쪽 인터페이스를 차례로 찾으면 각 구조가 맡는 역할이 드러납니다. 겉에서 같은 높이로 보이는 제품이라도 다이 두께와 접합층의 구성은 다를 수 있습니다.
대표적인 2.5D 통합에서는 완성된 메모리 스택을 연산 다이 옆에 놓고 인터포저의 수평 배선으로 연결합니다. 스택 내부의 수직 연결과 메모리에서 연산 칩으로 가는 수평 연결은 서로 다른 경로입니다. 인터포저는 데이터를 저장하는 디램 셀이 아니며, 관통 전극만 잘 만든다고 연산 칩까지 데이터가 도착하는 것도 아닙니다. 데이터는 여러 접점과 배선, 제어기를 거치므로 전체 경로 중 한 부분이 요구 속도를 충족하지 못하면 병목이나 오류가 생깁니다. 시스템 업체의 패키지 생산 능력과 메모리 업체의 스택 생산 능력을 구별해야 하는 이유도 여기에 있습니다.
여러 스택을 연산 다이 주변에 놓으면 총용량과 공급 가능한 데이터량을 늘릴 여지가 생깁니다. 동시에 인터포저 면적, 배선 공간, 전원 공급과 냉각 요구도 늘 수 있습니다. 스택을 추가해도 연산 칩에 그 연결을 처리할 제어기가 없거나 작업이 일부 주소 영역만 반복해서 사용하면 전체 자원을 고르게 활용하지 못합니다. 주소를 채널에 나누는 방법과 프로그램의 데이터 배치가 중요한 이유입니다. 따라서 스택 수는 시스템 성능을 설명하는 한 가지 입력 값일 뿐이며, 모든 스택을 바쁘게 사용할 수 있는 구조와 작업인지를 함께 살펴야 합니다.
높게 쌓기 위한 얇은 다이와 정밀 접합
적층 전에 저장 셀과 연결 경로가 정상인지 검사해 사용할 다이를 고릅니다. 불량 다이를 뒤늦게 발견하면 함께 조립한 다른 다이와 작업 비용까지 잃을 수 있기 때문입니다. 하지만 미세한 모든 접점에 직접 접근하기는 어려우므로 검사 회로와 절차를 제품 설계에 포함해야 합니다. 조립 전 선별을 통과한 다이도 얇게 만드는 과정이나 취급, 접합 중에 손상될 수 있습니다. 그래서 처음의 디램 수율, 적층 조립 수율, 완성 스택의 합격률과 최종 가속기 패키지의 합격률은 각각 다른 단계의 수치이며 단순히 하나의 수율로 묶어서는 안 됩니다.
다이 사이의 접합에는 금속 접점뿐 아니라 주변 공간을 보호하고 지지하는 재료가 중요합니다. 비전도성 필름은 전기가 잘 흐르도록 하는 금속 배선 자체가 아니라 절연과 접착을 위한 재료이며 전류는 설계된 접점을 통해 흐릅니다. 리플로와 몰디드 언더필을 사용하는 접근에서는 범프 접합과 보호재 충전이 구별되는 역할을 맡습니다. 제조사별 공정 순서와 재료 선택은 다를 수 있습니다. 하이브리드 본딩도 표면 경계의 접합 기술이므로 실리콘 내부의 관통 전극과 같은 것으로 취급할 수 없습니다. 어떤 기술 이름을 보더라도 전류가 흐르는 부분과 기계적으로 지지하는 부분을 나누어 확인합니다.
높이 제한 안에 더 많은 다이를 넣으려면 다이와 접합 구조를 얇게 만들어야 할 수 있습니다. 얇은 실리콘은 휨과 파손에 민감해지고, 표면이 고르지 않으면 일부 접점에만 힘이 집중되거나 접합하지 못한 영역이 남을 수 있습니다. 쌓인 다이 안쪽의 열이 밖으로 나오는 경로에는 여러 재료가 놓여 있어 재료의 열전도와 접촉 상태도 중요합니다. 열을 잘 빼지 못하면 신뢰성과 동작 조건에 영향을 주므로 단순히 층수를 늘린 기록보다 정해진 높이·온도·속도에서 얼마나 안정적으로 양산하는지가 더 실용적인 질문입니다. 접합 속도와 정밀도, 보호재의 충전성과 열 특성은 함께 조절해야 합니다.
이론 속도에서 실제 출하와 수익까지
디램은 저장 상태를 유지하기 위해 리프레시가 필요하고, 데이터를 읽는 과정에서도 행을 선택하거나 읽기와 쓰기 방향을 바꾸는 시간이 생깁니다. 따라서 데이터 통로를 매 순간 유효 데이터로 채울 수 있는 것은 아닙니다. 큰 연속 데이터를 여러 채널에 고르게 보내는 작업과 작은 데이터를 여기저기 흩어 읽는 작업은 같은 제품에서도 실효 대역폭이 다릅니다. 높은 온도에서 요구되는 리프레시 조건도 유효 데이터 전송 시간에 영향을 줄 수 있습니다. 제품 자료의 최대 수치를 실제 프로그램의 지속 속도로 그대로 사용하지 않고 접근 패턴과 측정 조건을 확인해야 합니다.
프로그램이 한 번 읽어 온 데이터를 여러 계산에 재사용하면 외부 메모리에서 가져와야 할 데이터량이 줄어듭니다. 반대로 간단한 계산을 위해 큰 데이터를 계속 읽고 버리는 작업은 데이터 공급이 성능을 제한하기 쉽습니다. 같은 연산 칩과 같은 메모리에서도 소프트웨어가 데이터를 묶어 처리하거나 재사용하는 정도에 따라 결과가 달라집니다. 이를 설명할 때 대역폭 증가가 쓸모없다는 결론이나 언제나 속도를 같은 배수로 높인다는 결론은 모두 피해야 합니다. 실제 작업의 시간 중 어느 부분이 데이터 전송을 기다리는지 측정해야 하드웨어 변경의 효과를 판단할 수 있습니다.
사업을 읽을 때는 메모리 업체의 제품 개발, 고객 평가, 승인, 양산, 실제 출하를 구분합니다. 한 업체가 새 제품을 발표해도 모든 고객의 연산 칩과 패키지에 즉시 들어가는 것은 아닙니다. 세대별 제품 구성과 양품 생산량, 판매 가격, 초기 양산 비용을 함께 확인해야 이익에 가까워집니다. 장비 업체 역시 적층 수 증가와 장비 수주 증가가 항상 같은 속도로 움직이지 않습니다. 접합 방식과 처리량, 고객별 적용 여부가 다르기 때문입니다. 고대역폭 메모리 수요 증가를 일반 디램 전체의 동일한 수익성이나 모든 후공정 기업의 납품 확대로 해석하지 않는 것이 공급망 분석의 기본입니다.
각 단계에서 실제로 일어나는 일
DRAM 다이 준비
- 투입 · 시작 상태
- 목표 저장 용량과 인터페이스를 가진 디램 웨이퍼, 검사 규격, 적층에 필요한 연결 구조와 다이 두께 조건을 준비합니다.
- 작동 · 무엇을 하는가
- 저장 셀과 주변 회로, 이용 가능한 연결 경로를 검사하고 적층에 사용할 다이를 선별합니다. 검사 접근성을 위한 회로도 설계에 포함합니다.
- 결과 · 무엇이 달라지는가
- 조립에 사용할 다이와 검사 이력이 확보됩니다. 이 단계의 합격은 뒤의 적층 공정이나 모든 사용 환경에서의 무결함을 뜻하지 않습니다.
- 이 단계가 필요한 이유
- 불량 다이를 미리 걸러 값비싼 스택과 최종 패키지를 조립한 뒤 함께 버리는 손실을 줄이기 위한 단계입니다.
- 잘못되면 생기는 문제
- 검사 범위가 부족하면 잠재 불량이 남고, 후속 연삭이나 취급 과정에서 휨·균열·회로 손상이 새로 생길 수 있습니다.
TSV로 수직 통로
- 투입 · 시작 상태
- 수직 연결 위치가 설계된 다이와 목표 관통 전극 형상, 절연 및 금속 확산 방지 재료를 준비합니다.
- 작동 · 무엇을 하는가
- 구조에 맞게 실리콘 내부 전극을 형성하고 금속을 충전한 뒤 뒷면에서 전극 끝을 드러내 접점으로 연결합니다. 세부 순서는 제조 방식에 따라 다릅니다.
- 결과 · 무엇이 달라지는가
- 다이 내부를 두께 방향으로 통과하는 전기 통로가 생기며 각 층의 표면 접합과 이어질 수 있는 상태가 됩니다.
- 이 단계가 필요한 이유
- 많은 층의 신호와 전력을 칩 바깥으로 길게 우회하지 않고 수직으로 전달하기 위해 필요한 구조입니다.
- 잘못되면 생기는 문제
- 충전 빈 공간과 절연 결함, 불균일한 전극 노출은 저항 증가나 누설, 단선으로 이어져 전체 스택의 동작을 방해할 수 있습니다.
다이 적층과 본딩
- 투입 · 시작 상태
- 검사한 얇은 다이, 접점, 공정별 보호재와 지지 구조, 정렬·온도·압력에 대한 허용 조건을 준비합니다.
- 작동 · 무엇을 하는가
- 다이를 정렬해 쌓고 선택한 공정으로 금속 접점을 연결하며 주변 공간을 보호합니다. 접합 품질과 다이의 휨을 함께 관리합니다.
- 결과 · 무엇이 달라지는가
- 수직 전극과 층간 접점이 이어지고 기계적으로 지지되는 메모리 스택이 만들어집니다.
- 이 단계가 필요한 이유
- 각 다이 안의 전기 통로는 경계면에서 별도로 이어져야 합니다. 보호재는 접점과 얇은 다이를 안정적으로 유지하는 데 기여합니다.
- 잘못되면 생기는 문제
- 접점 어긋남·미접합·보호재 내부 빈 공간·다이 균열은 전기적 오류와 열 전달 문제를 만들며 조립 후 수리도 어렵게 합니다.
연산 칩 옆에 연결
- 투입 · 시작 상태
- 합격한 메모리 스택과 연산 다이, 인터포저 등 선택된 중간 배선 구조와 기판을 준비합니다.
- 작동 · 무엇을 하는가
- 메모리 스택을 연산 다이와 연결하고 각 채널의 신호 경로, 전원, 접점과 배선이 목표 조건을 만족하도록 조립합니다.
- 결과 · 무엇이 달라지는가
- 메모리 제어기를 통해 연산 칩이 여러 스택의 저장 공간에 접근할 수 있는 패키지 구성이 완성됩니다.
- 이 단계가 필요한 이유
- 스택 내부 수직 배선만으로는 연산 칩과 통신할 수 없습니다. 바깥의 수평 연결까지 이어져야 데이터 공급 경로가 완성됩니다.
- 잘못되면 생기는 문제
- 인터포저 배선과 접점 불량, 신호 간섭 또는 전원 공급 불안정은 정상 스택을 사용해도 시스템 오류와 성능 저하를 만들 수 있습니다.
열과 동작 확인
- 투입 · 시작 상태
- 완성 스택 또는 전체 패키지, 목표 속도와 전력 조건, 사용 환경을 대표하는 온도와 데이터 접근 패턴을 준비합니다.
- 작동 · 무엇을 하는가
- 용량과 채널 동작, 전송 오류, 열 분포와 장시간 신뢰성을 확인하고 리프레시·전원·냉각 조건을 포함해 합격 여부를 판단합니다.
- 결과 · 무엇이 달라지는가
- 규격에 맞는 양품과 단계별 수율, 불량 원인 자료가 확보되며 고객 시스템에 적용할 수 있는 동작 범위가 확인됩니다.
- 이 단계가 필요한 이유
- 저장 기능이 맞아도 목표 속도나 열 조건에서 안정적으로 작동하지 못하면 제품으로 사용할 수 없으므로 실제 조건을 검증합니다.
- 잘못되면 생기는 문제
- 짧은 저온 검사만 통과시키면 고온이나 긴 부하에서 문제가 드러날 수 있고, 평균 온도만 보면 스택 내부의 국부 과열을 놓칠 수 있습니다.
비교하고, 숫자로 확인하기
HBM 관련 지표를 읽는 네 가지 질문
| 지표 | 알려 주는 것 | 그 수치만으로 알 수 없는 것 |
|---|---|---|
| 용량 | 한 제품 또는 시스템이 보관할 수 있는 데이터 총량입니다. | 데이터를 얼마나 빨리 공급하는지와 특정 요청의 응답 시간은 별도입니다. |
| 이론 대역폭 | 폭과 핀당 전송률로 계산한 최대 데이터 이동량입니다. | 실제 접근 패턴과 리프레시를 반영한 지속 전송 속도는 아닙니다. |
| 적층 수 | 저장 다이가 수직으로 얼마나 쌓였는지 보여 줍니다. | 외부 통로 폭과 속도, 최종 양품률이 같은 배수로 증가한다는 뜻은 아닙니다. |
| 시스템 실효 성능 | 정해진 작업과 환경에서 얻은 실제 처리 결과입니다. | 작업과 소프트웨어, 냉각 조건이 달라진 다른 시스템의 결과를 보장하지 않습니다. |
가상 사례: 대역폭이 두 배라도 실행 시간이 절반이 되지는 않는다
다음 폭·속도·시간은 실제 제품을 가리키지 않는 가상 수치입니다. 한 스택의 데이터 폭을 512비트, 핀당 전송률을 초당 4기가비트로 가정합니다. 프로그램은 계산에 4초, 데이터 전송을 기다리는 데 6초를 순서대로 사용하고 두 시간이 겹치지 않는 단순 모델을 사용합니다. 대기 시간 6초는 고정된 데이터량을 전송하는 데만 쓰이며, 개별 요청 지연과 다른 대기 요인은 제외합니다.
이론 대역폭 계산
512 × 4 ÷ 8 = 256이므로 스택의 이론 대역폭은 초당 256기가바이트입니다. 이미 초당 전송 비트 수를 사용했으므로 양쪽 에지 전송을 다시 곱하지 않습니다.
메모리 대기 시간만 줄이기
다른 조건을 고정하고 실제 데이터 공급 속도까지 정확히 두 배가 되었다고 가정하면 대기 시간 6초는 3초가 됩니다. 계산 4초는 그대로이므로 전체 시간은 10초에서 7초로 줄어듭니다.
전체 효과 읽기
실행 시간은 30% 줄고 처리 속도는 10 ÷ 7로 약 1.43배가 됩니다. 현실에서는 계산과 전송이 겹치거나 다른 병목이 생길 수 있어 이 가상 모델의 결과를 제품 전망에 바로 사용할 수 없습니다.
이 예제로 알 수 있는 것대역폭과 작업 성능은 연결되지만 같은 수치가 아닙니다. 데이터 전송이 실제로 차지하는 시간과 다른 병목을 확인해야 메모리 개선의 효과를 설명할 수 있습니다.
핵심 용어
대역폭
일정 시간에 전송할 수 있는 데이터의 양.
용량
저장할 수 있는 데이터의 총량.
메모리 병목
데이터 공급 속도가 연산 속도를 따라가지 못하는 상황.
스택
여러 다이를 수직으로 쌓아 만든 묶음.
공정에서 소부장으로
TSV 식각·도금, 연삭, 정밀 본더, 메모리 검사 장비
구리 배선 재료, 접합·보호용 필름과 몰딩재
범프, 인터포저, 패키지 기판, 테스트 접촉 부품
- SK하이닉스 · HBM을 포함한 DRAM 설계·제조와 적층 패키징
- 삼성전자 · HBM 메모리 제품
- Micron · HBM 메모리 제품
- 한미반도체 · HBM TC 본더 등 적층 접합 장비
특정 고객 공급 여부나 투자 수혜를 확정하는 목록은 아닙니다.
투자자는 무엇을 볼까요?
적층과 넓은 연결은 메모리·접합·검사의 난도를 높입니다. 수요 확대가 이익으로 이어지려면 고객 승인과 실제 출하, 수율, 가격이 뒷받침돼야 합니다. HBM 채택 증가를 모든 DRAM이나 모든 후공정 기업의 같은 수혜로 해석하지 않습니다.
산업 뉴스 읽기
“가속기 업체, 메모리 대역폭 확대 계획 발표”
대역폭 목표와 메모리 용량을 따로 읽습니다. 필요한 스택 수, 제품 승인, 패키징 생산 능력은 추가로 확인해야 하는 정보입니다.
이해를 한 단계 더 깊게
헷갈리기 쉬운 생각을 바로잡기
“HBM을 높게 쌓으면 대역폭도 층수에 비례해 늘어납니다.”
층수는 용량과 관련되지만 외부 데이터 폭과 핀당 전송률은 별도 조건입니다. 채널 구성과 시스템 활용률도 함께 확인해야 합니다.
“비전도성 필름이 TSV를 대신해 전류를 전달합니다.”
필름은 절연과 접착을 맡고 전류는 설계된 금속 접점과 전극을 통해 흐릅니다. TSV, 층간 본딩, 보호재의 위치와 역할은 서로 다릅니다.
“메모리 업체의 양산 발표는 모든 가속기 고객에게 즉시 출하한다는 뜻입니다.”
고객별 평가와 승인, 제품 조합, 패키지 생산 능력과 실제 출하를 따로 확인해야 합니다. 발표의 단계와 매출 발생 시점은 다를 수 있습니다.
내 말로 설명해 보기
1. HBM 단면도에서 수직 전극과 인터포저는 각각 무엇을 연결하나요?
수직 전극은 스택 내부의 실리콘 몸체를 통과하는 경로이며 층간 접합과 이어집니다. 인터포저는 대표적인 2.5D 구조에서 스택과 연산 다이를 수평으로 연결합니다.
2. 최대 대역폭에 가까운 수치를 모든 프로그램에 적용하면 왜 틀리나요?
리프레시와 행 선택, 읽기·쓰기 전환, 채널별 부하 편차와 데이터 접근 방식이 유효 전송 시간을 바꾸고 다른 연산 병목도 있기 때문입니다.
3. HBM 공급 증가를 특정 장비 기업의 실적에 연결하려면 무엇을 확인하나요?
고객이 선택한 접합 방식과 해당 장비의 적용·승인 여부, 기존 능력과 추가 투자, 장비 처리량, 실제 주문 및 매출 인식 시점을 확인해야 합니다.
1분 요약
- HBM은 많은 데이터를 동시에 전달하는 DRAM이다.
- TSV·본딩·인터포저는 서로 다른 연결을 맡는다.
- 대역폭·용량·수율은 각각 확인해야 한다.