실리콘 관통 전극
TSV가 칩을 관통하는 배선이며 칩 사이 접합과는 다른 기술임을 이해한다.
오늘 배울 것
TSV가 칩을 관통하는 배선이며 칩 사이 접합과는 다른 기술임을 이해한다. 이 개념이 어느 공정에 쓰이고, 어떤 기업의 제품과 연결되는지 함께 살펴봅니다.
30초 핵심 설명
TSV는 실리콘 몸체를 관통해 위아래 면을 전기적으로 잇는 배선입니다. 흔히 구리 같은 도전 재료로 통로를 채우며, 칩 밖을 길게 돌아가지 않고 수직 방향으로 신호나 전력을 전달할 수 있게 합니다.
쉬운 비유로 이해하기
건물 내부를 관통하는 수직 배관을 떠올려 보세요. 층과 층의 배관 끝을 실제로 이어 붙이는 작업은 별도로 필요합니다.
비유의 한계 · TSV 자체가 칩을 접착하지는 않습니다. 칩 표면의 접점과 본딩이 연결돼야 여러 다이를 통과하는 길이 완성됩니다.
공정을 단계별로 살펴보기
- 깊은 구멍 형성 · 실리콘에 좁고 깊은 구멍을 식각합니다. 구멍의 폭·깊이와 벽면 상태를 제어해야 합니다.
- 벽면과 금속 준비 · 벽면에 절연층과 금속 확산을 막는 층을 형성합니다. 도금이 시작될 금속층도 준비합니다.
- 금속 충전과 평탄화 · 구리 등을 빈틈없이 채우고 표면의 남는 금속을 제거합니다. 내부 빈 공간은 연결 신뢰성을 떨어뜨릴 수 있습니다.
- 뒷면 노출과 접속 · 웨이퍼를 얇게 하고 TSV 끝을 드러냅니다. 표면 배선과 접점을 더해 다음 다이 또는 기판에 연결합니다. 세부 순서는 방식별로 다릅니다.
원리를 차근차근 이해하기
실리콘 속 배선과 칩 사이 접점을 구분하기
실리콘 관통 전극은 실리콘 몸체의 한쪽 면에서 다른 쪽 면으로 전기 신호나 전력을 전달하는 통로입니다. 흔히 쓰는 구리 충전 구조에서는 구리 기둥 주변을 절연층과 금속 확산 방지막이 둘러쌉니다. 중심의 금속은 전류가 흐르는 길이고, 주변 막은 그 전류와 금속이 원하지 않는 곳으로 영향을 주지 않게 막는 역할을 합니다. 단순히 실리콘에 구멍을 뚫고 금속을 넣는다고 안정적인 배선이 되지 않는 이유입니다. 구조를 읽을 때는 구멍의 모양, 벽면을 덮는 막, 내부 금속, 위아래 접속을 나누어 살펴야 각 공정의 목적이 보입니다.
관통 전극을 엘리베이터의 수직 통로에 비유할 수 있지만 실제 전기 경로에는 각 층의 출입구에 해당하는 접점도 필요합니다. 다이 내부의 관통 전극 끝은 표면 배선이나 접점으로 이어지고, 다음 다이와의 경계에서는 별도의 접합이 이루어집니다. 따라서 전극을 잘 만들어도 범프나 직접 접합부에 불량이 있으면 적층 전체의 경로는 끊깁니다. 반대로 접합면이 멀쩡해도 실리콘 내부 금속에 빈 공간이 있거나 절연층에 결함이 있으면 문제가 생깁니다. 검사 결과에서 불량 위치를 전극 내부와 접합 경계로 구별해야 공정을 제대로 고칠 수 있습니다.
모든 수직 연결을 관통 전극이라고 부르는 것도 정확하지 않습니다. 칩 위의 금속 배선층 사이를 잇는 작은 비아, 패키지 기판의 층간 연결, 실리콘 몸체를 통과하는 전극은 위치와 제조 조건이 다릅니다. 또한 관통 전극을 회로 형성 전후 어느 시점에 넣느냐에 따라 사용할 수 있는 온도와 재료, 공정 순서가 달라집니다. 이 단원의 순서는 대표적인 구리 충전 구조의 역할을 이해하기 위한 흐름입니다. 특정 제조사의 모든 제품이 같은 순서를 사용한다는 뜻은 아니며, 실리콘 인터포저에 적용하는 경우와 능동 회로가 있는 메모리 다이에 적용하는 경우도 구별해야 합니다.
구멍을 깊게 만들수록 벽면 관리가 어려워진다
구멍의 깊이를 폭으로 나눈 값을 종횡비라고 합니다. 폭이 같은데 더 깊게 뚫거나 깊이가 같은데 폭을 줄이면 종횡비가 커집니다. 좁은 입구를 통해 식각에 필요한 입자와 반응물이 들어가고 생성물이 나와야 하므로 깊은 부분의 반응 조건을 일정하게 유지하기 어려워집니다. 입구와 바닥의 폭, 벽면의 기울기, 바닥의 형상은 뒤에 들어갈 막과 금속의 품질에도 영향을 줍니다. 식각이 빠르다는 성능만 확인하면 안 되는 이유입니다. 목표 깊이에 도달하면서도 웨이퍼 위치별로 비슷한 모양을 만들고 주변 회로에 불필요한 손상을 남기지 않아야 합니다.
구멍 벽에는 먼저 전기적으로 분리하기 위한 절연막이 필요합니다. 구리가 실리콘과 직접 접촉하는 것을 허용하면 의도하지 않은 전류 경로나 주변 회로의 문제가 생길 수 있습니다. 그 위에는 구리 확산을 막는 배리어층과 도금이 시작될 수 있는 시드층을 준비합니다. 절연, 확산 방지, 도금 시작이라는 세 역할은 서로 다르므로 하나의 막이 두껍다는 사실만으로 전체 준비가 잘되었다고 할 수 없습니다. 막이 바닥과 옆면까지 끊기지 않고 덮이는지 확인해야 하며, 좁은 구멍에서는 같은 두께의 막도 내부 금속이 차지할 공간을 더 많이 줄일 수 있습니다.
이미 만들어진 회로가 있는 웨이퍼에서는 막을 좋은 품질로 만들기 위해 온도를 무작정 올릴 수 없습니다. 앞서 형성한 재료와 회로가 견딜 수 있는 열 이력을 지켜야 하므로 낮은 온도에서도 벽을 균일하게 덮는 증착 기술이 중요해집니다. 여기서 균일성은 웨이퍼 전체의 두께가 일정하다는 의미와 한 구멍의 입구부터 바닥까지 막이 이어진다는 의미를 모두 포함합니다. 겉에서 본 표면이 깨끗해도 깊은 옆면의 시드층이 끊어졌다면 다음 도금에서 문제가 생길 수 있습니다. 단면 관찰과 전기 측정 등 서로 다른 검사 정보를 함께 읽어야 숨은 결함을 놓치지 않습니다.
충전·평탄화·노출은 하나의 연결 품질로 이어진다
금속 충전은 입구부터 막아 버리지 않고 내부를 충분히 채우는 것이 핵심입니다. 구리 전해 도금에서는 용액의 성분과 첨가제, 전류 조건, 구멍 안으로 물질이 이동하는 정도가 금속 성장 모양에 영향을 줍니다. 윗부분이 먼저 닫히면 아래에 빈 공간이 갇힐 수 있고, 내부의 가느다란 틈은 전류가 흐르는 유효 단면적을 줄입니다. 처음 전기가 통한다고 해서 정상 구조와 같은 신뢰성을 가진 것은 아닙니다. 국부적으로 전류가 집중되거나 열이 발생하면 시간이 지난 뒤 문제가 나타날 수 있으므로 충전 품질과 접속 저항을 함께 확인합니다.
충전 뒤에는 웨이퍼 표면에 남은 금속을 제거하고 다음 배선이나 접합을 위한 평평한 면을 만듭니다. 화학적 기계적 평탄화는 화학 반응과 기계적인 제거를 함께 이용하지만 금속과 주변 절연막의 제거 속도가 완전히 같지는 않습니다. 금속이 주변보다 낮아지거나 특정 영역이 더 많이 깎이면 뒤 공정의 접촉 조건이 불균일해질 수 있습니다. 반대로 남는 금속이 제대로 제거되지 않으면 원하지 않는 배선 사이가 이어질 수 있습니다. 얼마나 빨리 깎는지뿐 아니라 필요한 막을 남기고 표면 높이를 맞추는 것이 이 단계의 합격 기준입니다.
웨이퍼 뒷면을 얇게 만들어 묻혀 있던 전극의 끝을 드러내는 과정을 리빌이라고 합니다. 얇아진 웨이퍼는 취급 중 휘거나 깨지기 쉬우므로 임시 지지체와 접착·분리 조건도 공정의 일부가 됩니다. 뒷면 두께가 일정하지 않으면 어떤 전극은 충분히 드러나고 다른 전극은 아직 묻혀 있을 수 있습니다. 전극 끝을 드러낸 뒤에는 주변 절연과 표면 배선을 형성하고 다음 다이 또는 기판과 연결할 접점을 마련합니다. 전극 형성과 접합은 별도 공정이지만, 마지막 접점까지 경로가 이어져야 관통 전극이 시스템에서 제 역할을 하게 됩니다.
저항·응력·생산성으로 기술 뉴스를 읽기
같은 금속으로 만든 단순한 기둥을 비교하면 전기 저항은 길이가 길수록 커지고 단면적이 넓을수록 작아집니다. 그래서 더 얇은 다이는 짧은 수직 경로에 유리할 수 있지만, 기계적 강도와 취급의 어려움이 따라옵니다. 전극 폭을 줄이면 더 촘촘히 배치할 여지가 생기는 대신 금속 단면적이 줄고 벽면 막을 넣을 여유도 작아집니다. 실제 연결에는 접촉 저항과 주변 구조에 의한 전기 용량도 있으므로 기둥의 저항 하나로 전체 통신 성능을 평가할 수 없습니다. 미세화의 이점은 연결 개수와 전기 특성, 제조 가능한 결함 수준을 같이 놓고 판단해야 합니다.
금속과 실리콘은 온도가 바뀔 때 같은 비율로 팽창하지 않습니다. 함께 묶인 구조에서는 이 차이가 응력을 만들고 주변 회로와 접합부에 영향을 줄 수 있습니다. 설계자는 전극 주변의 배치 여유와 열 조건을 고려하고, 제조사는 열처리 뒤 금속과 절연막의 상태를 확인합니다. 상온의 간단한 연결 시험에 합격한 것과 온도 변화가 반복되는 사용 환경을 견디는 것은 다른 질문입니다. 따라서 신뢰성 검사는 초기 전기 특성뿐 아니라 온도와 시간에 따른 변화를 다룹니다. 고장 분석에서 균열, 절연 손상, 접점 불량을 구분하는 이유도 각각의 개선 수단이 다르기 때문입니다.
관통 전극 수가 늘어난다는 소식을 장비 주문 증가율로 그대로 옮길 수는 없습니다. 한 웨이퍼의 전극 개수와 공정 시간은 일대일로 움직이지 않으며, 식각·증착·도금은 처리 방식과 병렬성이 서로 다릅니다. 병목 공정이 어디인지, 기존 장비를 재사용할 수 있는지, 새로운 구조가 추가 공정을 요구하는지를 확인해야 합니다. 소재도 전극 수뿐 아니라 구멍의 체적, 막 두께, 용액 사용과 교체 방식에 영향을 받습니다. 기업이 관련 제품을 개발했다는 사실, 고객 평가를 통과했다는 사실, 실제 양산 매출이 발생했다는 사실은 별개의 단계입니다. 기술 자료만으로 특정 고객 납품이나 이익률을 확정하지 않습니다.
각 단계에서 실제로 일어나는 일
깊은 구멍 형성
- 투입 · 시작 상태
- 정해진 위치에 마스크 패턴이 만들어진 실리콘 웨이퍼와 목표 폭·깊이·벽면 형상, 주변 회로의 손상 허용 조건을 준비합니다.
- 작동 · 무엇을 하는가
- 실리콘을 깊게 식각하면서 깊이와 옆면 기울기, 거칠기와 잔류물을 관리하고 웨이퍼 안의 위치별 차이를 측정합니다.
- 결과 · 무엇이 달라지는가
- 이후 절연막과 금속층이 연속적으로 들어갈 수 있는 형상의 구멍이 만들어지며 깊이와 형상 정보가 확보됩니다.
- 이 단계가 필요한 이유
- 구멍 모양이 뒤 공정의 막 덮임과 충전 상태를 결정하므로 초기 식각의 균일성이 최종 배선의 품질로 이어집니다.
- 잘못되면 생기는 문제
- 바닥이 좁아지거나 옆면이 거칠고 깊이가 들쭉날쭉하면 막이 끊기거나 금속 내부에 빈 공간이 생길 위험이 커집니다.
벽면과 금속 준비
- 투입 · 시작 상태
- 식각과 세정을 마친 구멍, 절연막·배리어·시드 재료, 기존 회로가 견딜 수 있는 온도 범위를 입력 조건으로 사용합니다.
- 작동 · 무엇을 하는가
- 벽을 전기적으로 절연하고 구리 확산을 차단하는 막을 형성한 뒤 전해 도금을 시작할 수 있는 연속적인 금속층을 만듭니다.
- 결과 · 무엇이 달라지는가
- 전기적 분리와 금속 확산 방지 기능을 갖추고 구멍 내부까지 도금 전류가 전달될 수 있는 벽면 구조가 형성됩니다.
- 이 단계가 필요한 이유
- 각 막은 서로 다른 기능을 맡습니다. 깊은 곳까지 균일하게 덮여야 금속이 원하는 공간에만 자라고 주변 실리콘을 보호할 수 있습니다.
- 잘못되면 생기는 문제
- 절연막 결함은 누설을, 배리어 결함은 금속 확산을, 시드층 단절은 불완전한 충전을 유발할 수 있어 결함을 따로 구분합니다.
금속 충전과 평탄화
- 투입 · 시작 상태
- 시드층이 이어진 구멍과 조성·오염 상태가 관리된 도금 용액, 전류 조건, 평탄화에 필요한 재료를 준비합니다.
- 작동 · 무엇을 하는가
- 내부에 구리를 채우고 필요 조건에 맞게 후처리한 다음 표면의 남는 금속을 제거해 후속 배선에 필요한 평탄도를 맞춥니다.
- 결과 · 무엇이 달라지는가
- 내부 빈 공간이 억제된 수직 금속 기둥과 적절한 표면 높이가 얻어지며 충전 상태와 전기 저항을 검사할 수 있습니다.
- 이 단계가 필요한 이유
- 금속의 연속성과 충분한 유효 단면적을 확보하고 표면 잔류 금속에 의한 단락 및 높이 차이에 따른 접속 문제를 막습니다.
- 잘못되면 생기는 문제
- 입구가 먼저 막히면 내부에 빈 공간이 갇히고, 평탄화가 과하거나 부족하면 금속의 패임·잔류물·표면 높이 차이가 발생합니다.
뒷면 노출과 접속
- 투입 · 시작 상태
- 앞면의 전극 형성을 마친 웨이퍼, 얇은 웨이퍼를 지지할 구조, 목표 잔여 두께와 뒷면 접속 설계를 준비합니다.
- 작동 · 무엇을 하는가
- 웨이퍼를 지지하며 뒷면을 가공해 전극 끝을 드러내고 절연과 표면 배선, 접점을 형성해 다음 부품과 연결할 상태로 만듭니다.
- 결과 · 무엇이 달라지는가
- 실리콘 양면에 접근 가능한 수직 전기 경로와 접합용 표면 구조가 완성됩니다. 실제 다이 간 연결에는 별도 본딩이 뒤따릅니다.
- 이 단계가 필요한 이유
- 실리콘 안에 묻힌 금속만으로는 외부 회로와 연결할 수 없으므로 양끝을 적절한 접점으로 이어야 합니다.
- 잘못되면 생기는 문제
- 잔여 두께 차이는 전극 노출 불균일을 만들고, 취급 중 휨과 균열 또는 임시 지지체 분리 손상은 양품 손실로 이어집니다.
비교하고, 숫자로 확인하기
수직 경로를 만드는 구조별 역할
| 구조 또는 공정 | 해결하는 문제 | 대신할 수 없는 역할 |
|---|---|---|
| TSV 내부 금속 | 실리콘 몸체를 가로질러 신호나 전력을 전달합니다. | 다이와 다이를 붙이는 접합이나 주변 절연을 혼자 수행하지 않습니다. |
| 절연막과 배리어 | 전기적 누설과 금속 확산을 각각 억제합니다. | 도금용 시드와 충분한 금속 충전의 필요성을 없애지 않습니다. |
| 범프 또는 직접 접합 | 서로 다른 다이의 표면 접점을 전기적·기계적으로 연결합니다. | 실리콘 내부를 통과해야 하는 경로를 자동으로 만들지는 않습니다. |
| 표면 재배선 | 전극 끝과 회로 또는 외부 접점 사이의 위치를 연결합니다. | 내부 충전 결함이나 불완전한 접합 자체를 고치는 공정은 아닙니다. |
가상 사례: 폭 축소가 종횡비와 저항에 미치는 영향
다음 치수는 계산을 위한 가상 수치이며 실제 제품 규격이 아닙니다. 깊이 40마이크로미터인 원통형 구멍의 폭을 8에서 4마이크로미터로 줄인다고 가정합니다. 저항 비교에서는 같은 금속과 길이를 사용하고 벽면 막 두께·접촉 저항·온도 차이를 무시합니다.
종횡비 계산
처음의 종횡비는 깊이를 폭으로 나눈 40 ÷ 8 = 5입니다. 폭을 절반으로 줄인 뒤에는 40 ÷ 4 = 10이므로 입구에 비해 두 배 더 깊은 형상이 됩니다. 벽면을 균일하게 덮고 금속을 채우는 부담이 커질 수 있습니다.
단면적 비교
원형 단면적은 지름의 제곱에 비례하므로 폭이 절반이면 금속의 단면적은 기존의 사분의 일이 됩니다. 금속 저항이 길이에 비례하고 단면적에 반비례하는 단순 모델에서는 저항이 네 배가 됩니다.
현실에서 빠진 조건 찾기
실제 전극에서는 절연막과 배리어가 공간을 차지하고 접촉 저항과 주변 전기 용량도 영향을 줍니다. 폭 축소로 연결 수가 늘어나는 이점과 개별 연결의 전기적·제조상 부담을 함께 비교해야 합니다.
이 예제로 알 수 있는 것더 좁은 전극은 더 많은 연결을 넣을 가능성을 주지만 같은 조건에서 저항과 형성 난도가 증가할 수 있습니다. 미세화 발표에서 치수만 읽지 말고 충전 수율과 신뢰성, 처리량을 함께 확인합니다.
핵심 용어
비아
서로 다른 높이의 배선층을 연결하는 통로.
종횡비
구멍의 폭에 비해 깊이가 얼마나 큰지를 나타내는 비율.
배리어층
금속이 주변 재료로 퍼지는 것을 막는 얇은 층.
리빌
뒷면 가공으로 묻혀 있던 TSV 끝을 노출하는 과정.
공정에서 소부장으로
깊은 실리콘 식각, 증착, 구리 도금, CMP, 연삭 장비
절연막 재료, 구리 도금액, CMP 슬러리
식각 챔버 부품, 웨이퍼 지지 부품
- Lam Research · TSV 형성에 필요한 식각·증착·금속 충전 관련 장비
- 솔브레인 · CMP 슬러리·증착 전구체·구리 도금액 등 공정 소재; 개별 TSV 고객 공급은 별도 확인
특정 고객 공급 여부나 투자 수혜를 확정하는 목록은 아닙니다.
투자자는 무엇을 볼까요?
TSV 적용이 늘면 식각·증착·충전·평탄화 등 여러 공정에 수요가 생길 수 있습니다. 그러나 더 많은 TSV가 모든 장비의 같은 비율 증설을 뜻하지는 않습니다. 공정별 처리 시간, 장비 재사용과 실제 공급 자격이 다르기 때문입니다.
산업 뉴스 읽기
“적층 메모리용 TSV 공정 처리량 개선”
처리량 개선은 생산 비용을 낮출 수 있지만, 같은 생산량에 필요한 장비 수를 줄일 수도 있습니다. 칩 업체와 장비 업체의 영향을 나눠 보는 사례입니다.
이해를 한 단계 더 깊게
헷갈리기 쉬운 생각을 바로잡기
“TSV는 다이를 서로 붙이는 접착 기술입니다.”
TSV는 실리콘 내부의 전기 배선입니다. 서로 다른 다이의 경계에서는 범프나 직접 접합 같은 별도 연결이 필요하며 보호재는 또 다른 역할을 맡습니다.
“금속이 전기를 조금이라도 통하게 하면 충전은 성공입니다.”
내부 빈 공간이나 불균일한 단면은 저항과 국부 전류 집중에 영향을 줍니다. 초기 연결 시험뿐 아니라 구조와 장기 신뢰성까지 합격해야 합니다.
“전극 개수가 두 배면 모든 관련 장비와 소재 수요도 두 배입니다.”
구멍 크기와 공정 시간, 병렬 처리, 장비 재사용과 재료 사용 방식이 달라집니다. 공정별 생산 능력과 실제 양산 조건을 따로 확인해야 합니다.
내 말로 설명해 보기
1. 절연막·배리어·시드층을 같은 막이라고 부르면 무엇을 놓치나요?
절연막은 전기적 분리, 배리어는 금속 확산 방지, 시드층은 도금이 시작되고 이어질 기반을 맡습니다. 결함의 영향과 필요한 개선 공정이 달라집니다.
2. 앞면에서 구리를 채웠는데 뒷면 가공이 필요한 이유는 무엇인가요?
처음에는 전극 끝이 실리콘 안에 묻혀 있을 수 있습니다. 뒷면을 가공해 끝을 드러내고 표면 배선과 접점을 추가해야 반대편 회로로 연결할 수 있습니다.
3. 폭을 줄인 전극의 품질을 설명할 때 어떤 지표를 함께 보아야 하나요?
폭과 깊이로 정해지는 종횡비, 내부 막의 연속성, 충전 빈 공간, 전기 저항과 누설, 온도 변화에 대한 신뢰성, 공정 처리량을 함께 보아야 합니다.
1분 요약
- TSV는 실리콘 내부의 수직 전기 통로다.
- TSV 형성과 칩 사이 본딩은 다르다.
- 구멍 형성·금속 충전·노출이 모두 중요하다.